# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-017444

(43) Date of publication of application: 17.01.2003

(51)Int.CI.

H01L 21/304

B24B 9/00 B24B 49/12

(21)Application number : 2001-198656

(71)Applicant : SUMITOMO MITSUBISHI SILICON

**CORP** 

(22)Date of filing:

29.06.2001

(72)Inventor: WAKAHARA HIROSHI


KIMOTO TSUTOMU **IKEUCHI TAKAHIRO** 

# (54) METHOD AND APPARATUS FOR MEASURING WORKING MARGIN OF SEMICONDUCTOR WAFER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method and an apparatus for measuring working margin of a semiconductor wafer with high accuracy management of the working margin of the wafer.

SOLUTION: The method for measuring the working margin of the semiconductor wafer comprises the steps of forming scale holes S1, S2 for measuring a depth at a chamfered part of a silicon wafer W; thereafter working as prescribed at the chamfered part of the wafer W. The method further comprises a step of measuring the depths of the holes S1, S2 of the wafer W, before and after the working; and a step of calculating margin from the difference of the depths of the holes S1, S2. Thus, accurate working of the wafer W, which has been heretofore difficult, can be managed.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出職公開發号

特開2003-17444

(P2003-17444A) (43)公開日 平成15年1月17日(2003.1.17)

(51) Int.CL?	織別記号	FI	ラーマコード(参考)
HOIL 21/304	621	HOIL 21/304	621E 3C034
B 2 4 B 9/00	601	B 2 4 B 9/00	601H 3C049
49/12		49/12	

#### 審査請求 未請求 請求項の数6 OL (全 7 頁)

		審查請求	未請求 請求項の数6 OL (全 7 円)
(21)出顯磁号	特職2001 - 199656( P2001 - 199656)	(71)出顧人	
(22)出籍日	平成13年6月29日(2001.6.29)		三菱住友シリコン株式会社 東京都港区芝浦一丁目 2 巻 1 号
		(72) 発明者	岩原 沿
			東京都千代田区大手町1丁目5番1号 三
			義マテリアルシリコン株式会社内
		(72)発明者	木本 勉
			東京都千代田区大平町1丁目5番1号 三
			菱マテリアルシリコン株式会社内
		(74)代理人	100094215
			弁理士 安倍 逸郎
			Plate Notes of


最終頁に続く

### (54) 【発明の名称】 辛等体ウェーハの加工取り代の測定方法およびその装置

#### (57)【要約】

【課題】 半導体ウェーハの加工取り代を高精度に管理 する半導体ウェーハの加工取り代の測定方法およびその 装置を提供する。

【解決手段】 シリコンウェーハWの面取り部は、深さ 測定用のスケール穴S1、S2を形成し、その後、シリコンウェーハWの面取り部に所定の加工を施す。そして、この加工の前後において、シリコンウェーハWのスケール穴S1、S2の深さを測定する。次いで、この深さの差から、その加工の取り代を算出する。これにより、従来では困難とされていたシリコンウェーハWの高精度な加工取り代の管理を行うことができる。



10

#### 【特許請求の範囲】

【請求項1】 - 加工取り代を伴う加工を施す前の半導体 ウェーハの被削工取り代部に、底面を有する深さ測定用 のスケール穴を形成する工程と、

1

この加工前のスケール穴の深さを測定する工程と、

上記加工を半導体ウェーハに施す工程と、

加工後の上記スケール穴の深さを測定する工程と、

上記加工前のスケール穴の深さから上記加工後のスケー ル穴の深さを減算して上記加工取り代を求める工程とを 備えた半導体ウェーハの加工取り代の測定方法。

【請求項2】 上記スケール穴が、半導体ウェーハの面 取り部の斜面およびまたは先端面に形成された請求項! に記載の半導体ウェーハの加工取り代の測定方法。

【請求項3】 上記スケール穴が、レーザマーキングに より形成された語文項!または請求項2に記載の半導体 ウェーハの加工取り代の測定方法。

【請求項4】 加工取り代を伴う加工を施す前の半導体 ウェーハの被加工取り代部に、底面を有する深き測定用 のスケール穴を形成するスケール穴形成手段と、

加工前の上記スケール穴の深さおよび加工後のこのスケ ール穴の深さを測定する深さ測定手段とを備え、

上記加工前のスケール穴の深さから上記加工後のスケー ル穴の深さを減算して上記加工取り代を求める半導体ウ ェーハの加工取り代の測定装置。

【請求項5】 上記スケール穴形成手段が、半導体ウェ ーハの被加工取り代部をレーザマーキングするレーザマ ーカーである請求項4に記載の半導体ウェーハの加工取 り代の測定装置。

【請求項6】 上記深さ測定手段がレーザ顕微鏡である 請求項4または請求項5に記載の半導体ウェーハの加工 取り代の測定装置。

#### 【発明の詳細な説明】

100011

【発明の属する技術分野】との発明は半導体ウェーハの 加工取り代の測定方法およびその装置、詳しくは半導体 ウェーハの加工取り代を高請度に管理する半導体ウェー ハの加工取り代の測定方法およびその装置に関する。

[0002]

【従来の技術】従来の標準的な半導体ウェーハの加工プ ロセスの一例を、図4を参照して説明する。図4は、従 来手段に係る半導体ウェーハの製造方法を示すフローシ ートである。まず、スライス**工程(S401)では、ブ** ロック切断後のインゴットをスライスし、シリコンウェ ーハを得る。次いで、面取り工程(S402)では、シ リコンウェーハの外周部に面取りを縮す。ここでは、# 800の砥粒を結合材によって結合した粗面取り砥石を 使用し、100μm程度の加工取り代となるように研削 した後、#1500の砥粒を結合材によって結合した仕「50」ことを知見し、この発明を完成させた。

上げ面取り砥石を使用し、10μm程度の加工取り代と なるように研削する。続くラップ工程(S403)で は、ラップ盤により、シリコンウェーハの表裏両面をラ ッピングする。とこでは、通常、片面で20~50μ m. 西面で40~100 $\mu$ m程度がラッピングされる。 【0003】その後、シリコンウェーハを、所定のエッ チング液(複酸またはアルカリ+複酸)に浸漉し、ラッ ブ時のひずみ、面取り時のひずみなどを除去する(S4) 04)。その場合、通常、片面で20µm、両面で40 umをエッチングする。それから、シリコンウェーハの 外層面およびノッチ部にテープ面取りが施される(\$4

(0.5)。すなわち、固定紙粒が表面に付着したテープを 所定の緊張状態でウェーハ外国面およびノッチ部に押し つける。そして、純水を流しながらテープを揺動させ、 これらのウェーハ外周部およびノッチ部を面取りする。 次のPCR (Polishing Corner Ro unding) 工程 (S406) では、シリコンウェー ハの表裏両面をチャックに吸着した状態で、ウェーハ外 周部にPCR加工を施す。PCR加工では、面取り面が 上記半導体ウェーハに、上記加工を施すウェーハ加工手 20 スラリーと研磨布により鏡面仕上げされる。ここでの加 工取り代は、通常、片面で1.0~3.0ヵm、両面で

> 【0004】続く1次研磨工程(S407)では、両面 研磨装置を使用し、シリコンウェーハの表裏両面を!~ 5μm研磨する。こうして、エッチング後のシリコンウ ェーハの歪みを除去したり、PCR加工で発生したシリ コンウェーハの吸着面のあれなどが除去される。次の仕 上げ研磨工程(S408)では、PCR加工時の吸着・ 保持面が、1μm以下の研磨量で仕上げ研磨される。そ 30 の後、最終洗浄(\$4()9) および検査が施されて、受 注先のデバイスメーカーなどへ出荷される。

[0005]

2.  $0 \sim 6$ .  $0 \mu m \tau \delta \delta$ .

【発明が解決しようとする課題】ところで、上記シリコ ンウェーハの面取り工程(S402)、PCR工程(S 406)では、例えば砲弾形などに、シリコンウェーハ の外周部が面取りされている。この面取り面には、面取 り時、ウェーハ中心線を中心として周方向へ延びた多数 本のスジ(研削条痕)が発生していた。また、ビットも 発生していた。これらのスジ不良、ビット不良の発生の 40 メカニズムを究明するには、面取り部の面状態と、加工 取り代との調査が不可欠である。しかしながら、従来に あっては、レーザ顕微鏡を使って面取り部の面状態を検 査する技術が知られているだけで、面取り部の取り代を 正確に測定する技術は開発されていなかった。

【0006】そこで、発明者は、長期にわたる鋭意研究 の結果、ウェーハ面取り部に、底面を有する深さ測定用 のスケール穴を形成し、このスケール穴の面取り加工の 前後の深さの差またはPCR加工の加工前後の深さの差 から、その際の加工取り代を正確に求めることができる

3

[0007]

【発明の目的】との発明は、半導体ウェーハの加工取り 代を高精度に管理することができる半導体ウェーハの加 工取り代の測定方法およびその装置を提供することを、 その目的としている。

[0008]

【課題を解決するための手段】請求項1に記載の発明は、半導体ウェーハの紋顔工取り代部に、底面を有する深さ測定用のスケール穴を形成する工程と、加工前のこのスケール穴の深さを測定する工程と、加工取り代が発 10 生する加工を半導体ウェーハに施す工程と、加工後の上記スケール穴の深さを測定する工程と、上記加工前のスケール穴の深さから上記加工後のスケール穴の深さを減算して上記加工取り代を求める工程とを備えた半導体ウェーハの加工取り代の測定方法である。

【0009】半導体ウェーハとしては、シリコンウェーハ、ガリウム砒素ウェーハなどがある。彼加工取り代部としては、半導体ウェーハの平坦な表面部、裏面部だけでなく、傾斜面を有する面取り部などが挙げられる。このスケール穴は、半導体ウェーハの接面工取り代部を貢車しない深さの穴である。スケール穴は、半導体ウェーハの裏面部だけに形成してもよいし、このウェーハの裏面部と形成してもよい。そして、この半導体ウェーハの面取り部に形成してもよい。そして、この半導体ウェーハの面取り部に形成してもよい。スケール穴の直径は限定されない。例えば、50~200μmである。スケール穴の形成数も限定されない。被加工取り代部に1つ形成してもよいし、複数形成してもよい。

【0010】スケール穴の深さを測定する測定機器も限定されない。例えば、レーザ顕微鏡などが挙げられる。 半導体ウェーハの外周部の斜面に形成されたスケール穴の深さの測定は、通常、スケール穴の中心線上での測定となる。ただし、これには限定されない。加工取り代を伴う半導体ウェーハの加工(除去加工)の種類は限定されない。半導体ウェーハの表面と、半導体ウェーハの裏面と、半導体ウェーハの外周面とに確されるさまざまな加工が挙げられる。例えば、面取り、ラッピング、エッチング(ただし、スケール穴の底部に影響を与えないこ40と)、研削、PCR加工、研磨などが挙げられる。

【①①11】請求項2に記載の発明は、上記スケール穴が、半導体ウェーハの面取り部の斜面およびまたは先端面に形成された請求項1に記載の半導体ウェーハの加工取り代の制定方法である。面取り部の斜面は、半導体ウェーハの表面側の斜面だけでもよいし、裏面側の斜面だけでもよい。また、表面側の斜面および裏面側の斜面の両方でもよい。スケール穴は、半導体ウェーハの面取り部の斜面だけに形成してもよい。ころには、の面取り部の先端面だけに形成してもよい。ころには、

1

半導体ウェーハの面取り部の斜面と先端面との両方に、 それぞれスケール穴を形成してもよい。

【0012】請求項3に記載の発明は、上記スケール穴 が、レーザマーキングにより形成された請求項しまたは 請求項2に記載の半導体ウェーハの加工取り代の測定方 法である。レーザマーキングの種類は限定されない。浅 い穴が形成されるソフトレーザマーキング(マークの深 さり、1~5 mm) でもよいし、深い穴が形成されるハ ードレーザマーキング (マーク深さ5~200μm) で もよい。通常、被加工取り代部の加工を施しても穴の消 失が起きにくいハードレーザマーキングとなる。また、 レーザマーキング時のレーザ光線のビーム径、出力、照 射時間などの各種の条件は、国知のレーザマーキング (ソフトレーザマークまたはハードレーザマーク) と同 じである。使用されるレーザ光線も限定されない。例え ば、レーザ加工用のTEACO、レーザ、No:YAG レーザ、Na:YLFレーザ、X線レーザなどが挙げら れる。

【0013】請求項4に記載の発明は、半導体ウェーハ の候加工取り代部に、底面を有する深さ測定用のスケー ル穴を形成するスケール穴形成手段と、上記半導体ウェ ーハに、加工取り代の発生を伴う加工を施すウェーハ加 工手段と、加工前の上記スケール穴の深さおよび加工後 のこのスケール穴の深さを測定する深さ測定手段とを値 え、上記加工前のスケール穴の深さから上記加工後のス ケール穴の深さを減算して上記加工取り代を求める半導 体ウェーハの加工取り代の測定装置である。スケール穴 形成手段は限定されない。例えば、レーザマーカーなど が採用される。ウェーハ加工手段は限定されない。例え 30 ば、面取り装置、ラッピング装置、エッチング装置、研 削装置、PCR装置および研磨装置などが挙げられる。 【①①14】請求項5に記載の発明は、上記スケール穴 形成手段が、半導体ウェーハの被加工取り代部をレーザ マーキングするレーザマーカーである請求項4に記載の 半導体ウェーハの加工取り代の測定装置である。レーザ マーカーは、浅い穴を形成するソフトレーザマーカーで もよいし、深い穴を形成するハードレーザマーカーでも よい。通常は、ハードレーザマーカーとなる。

【0015】語求項6に記載の発明は、上記深さ測定手 ) 段がレーザ顕微鏡である語求項4または請求項5に記載 の半導体ウェーハの加工取り代の測定装置である。

[0016]

【作用】この発明によれば、例えば半導体ウェーハの外国部(面取り部)などの半導体ウェーハの露出した部分に、深き測定用のスケール穴を形成し、その後、半導体ウェーハの露出した部分に所定の加工を施す。そして、この加工の前後において、半導体ウェーハのスケール穴の深さを測定する。次いで、この深さの差から、加工取り代を算出する。これにより、従来にあっては困難とされていた半導体ウェーハの加工取り代を高精度に管理する。れていた半導体ウェーハの加工取り代を高精度に管理す

ることができる。

#### [0017]

【発明の実施の形態】以下、この発明の実施例を図面を 参照して説明する。図1は、この発明の一実施例に係る 半導体ウェーハの加工取り代の測定方法を示すフローシ ートである。図2(a)は、この発明の一実施例に係る 半導体ウェーハの加工取り代の測定装置に組み込まれた レーザマーカーの使用状態を示す断面図である。図2 (b)は、この発明の一実能例に係る半導体ウェーハの 加工取り代の測定装置に組み込まれたレーザ顕微鏡の使 10 用状態を示す断面図である。図3(a)は、この発明の 一実施例に係る半導体ウェーハの加工取り代の測定方法 におけるウェーハ表裏面部の加工取り代の求め方を示す 断面図である。図3(1)は、この発明の一実施例に係 る半導体ウェーハの加工取り代の測定方法におけるウェ 一八面取り部の加工取り代の求め方を示す断面図であ る。

5

【①①18】図1に示すように、この実施例にあって は、スライス、面取り、レーザマーキング、第1のスケ 定(ラップ取り代の算出)、エッチング、第3のスケー ル穴の深さ測定。テープ面取り、第4のスケール穴の深 さ測定、PCR 第5のスケール穴の深さ測定。1次研 磨。仕上げ研磨。洗浄の各工程を経て、表面が鏡面仕上 けされた半導体ウェーハが作製される。以下、各工程を 詳細に説明する。

【0019】CZ法により引き上げられたシリコンイン ゴットは、スライス工程(S101)で、ノッチ付きの 厚さ860μm程度の8インチのシリコンウェーハにス ライスされる。とこでは、市販のスライス装置が用いら 30 れる。次に、とのスライスドウェーハWは、続く面取り 工程(S102)で、その外圍部に面取り砥石が押し付 けられ、所定の形状に面取りされる(図2参照)。ここ では、市販の面取り装置が採用される。面取り砥石は、 粗面取り用の#800のメタルボンド円柱砥石と、仕上 け用の#1500のメタルボンド円柱砥石とを有し、各 外周面が研削作用面となっている。シリコンウェーハ₩ および面取り砥石を、所定の回転速度でそれぞれ回転さ せて面取りする。面取り量は、それぞれウェーハ半径方 向の内側へ向かって粗面取りが100µm程度。仕上げ 40 面取りが数10μm程度である。これにより、シリコン ウェーバWの外周部は、所定の丸みを帯びた形状(例え ばMOS型の面取り形状)に加工される。

【0020】その後、図2(8)に示すように、シリコ ンウェーハWの表面部の面取り部付近(ノッチ部を含 む)と、シリコンウェーハWの面取り部の斜面(ノッチ 部を含む)とに、それぞれレーヴマーカー(スケール穴 形成手段)10により周知の条件でハードレーザマーキ ングが施される(S103)。ここでは、市販のレーザ マーカーが採用されている。これにより、ウェーハ面取 50 所定の緊張状態でウェーハ外周部およびノッチ部に押し

り部の斜面に、底面を有するスケール穴SIが形成され る一方、ウェーハ表面部の面取り部付近に、同じく底面 を有するスケール穴S2が形成される。各スケール穴S 1. S2のサイズは、それぞれ直径50mm、深さ14 Oμmである。このように、各スケール穴S1、S2 は、ウェーハ面取り部の斜面またはウェーハ表面部の面 取り部付近に形成されている。そのため、スケール穴S 1. \$2が、ウェーハ表面のデバイス形成領域を染める おそれはほとんどない。次いで、レーザ顕微鏡(深さ測 定手段) 11により、各スケール穴51, S2の深さを 測定する(S104、第1のスケール穴の深さ測定)。 具体的なレーザ顕微鏡!1 としては、KEYENCE社 製の「超深度形状測定顕微鏡VK-8500」が採用さ れている。スケール穴S1の深さの測定時には、スケー ル穴S1の中心線上での深さを測定する。これらの測定 結果が、各スケール穴S1、S2の測定基準値となる。 【0021】次に、シリコンウェーハ₩にラッピングを 施し、シリコンウェーハWの表裏両面の平行度を高める。 (S105)。このラッピング工程は、シリコンウェー ール穴の深さ測定、ラップ、第2のスケール穴の深さ測 20 N♥を互いに平行なラップ定盤間に配置し、その後、こ のラップ定盤間に、アルミナ砥粒と分散剤と水の混合物 であるラップ液を流し込む。そして、加圧下で回転・摺 り合わせを行うことで、シリコンウェーハWの表裏両面 を機械的にラッピングする。ラッピング装置には、 市販 のものを使用する。また、ここでのラッピングは、ウェ ーハ面取り部の斜面のスケール穴SIの底部に影響を及 ぼさない加工とする。

> 【0022】次に、ラッピング後のラップドウェーハ♥ のスケール穴S2の深さを、上記レーザ顕微鏡により測 定し(第2のスケール穴の深さ測定) 正確なシリコン ウェーハWのラップ量を算出する (S106)。図3 (b) に示すように、加工前のスケール穴S2の深さを h3. 加工後のスケール穴S2の深さをh4とすると、 そのラップ置は(h3-h4)の数式から簡単に求めら れる。続いて、仕上げ面取りされたシリコンウェーハW をエッチングする (SlO?)。具体的には、フッ酸と 硝酸とを混合した混酸液(常温~50℃)中に、シリコ ンウェーハWを所定時間だけ浸漬する。エッチング装置 としては、東京マイクロテック社製の「エッチングマシ ン」が採用される。エッチング後、ステップ 104と同 機に、各スケール穴S1、S2の深さを測定する(S1) 0.8 第3のスケール穴の深さ測定)。エッチングで は、各スケール穴S1、S2の全体がエッチングされる ので、加工取り代は算出できない。そのため、ここでの 測定結果 (ノッチ部を含む)が、各スケール穴S1,S 2の再基準値となる。

> 【0023】それから、シリコンウェーハWのウェーハ 外層部およびノッチ部をテープ面取りが施される(S1 (19)。すなわち、固定砥粒が表面に付着したテープを

つける。なお、ノッチ部では、それ以外の外周部に使用するテーブに比較して幅の狭いテーブを使用する。そして、純水を流しながらこのテーブを指勤させ、このウェーハ外周部およびノッチ部を面取りする。市販のテープ面取り装置を使用する。次に、ステップS104と同様の作業により、テープ面取り後のノッチ部の斜面に形成されたスケール穴S1の深さを、上記レーザ顕微鏡により測定し(第4のスケール穴の深さ測定)、正確なテープ面取り置を算出する(S110)。図3(a)に示すように、加工前のスケール穴S1の深さをh1.加工後のスケール穴S1の深さをh2とすると、そのラップ置は(h1-h2)の数式から簡単に求められる。

【0024】そして、テープ面取り後のシリコンウェー ハWの外国部(ノッチ部を含む)をPCR加工する(S 111)。この加工には、市販の装置が用いられる。す なわち、ここでは円筒形状のウレタンパフをモータ回転 させる装置が採用されている。モータによりウレタンバ フを回転し、この回転中のバフ外周面にシリコンウェー ハWの外周面を接触させ、接触点にはスラリーを供給す る。これにより、ウェーハ外周面が鏡面仕上げされる。 20 その際、シリコンウェーハ♡は、保持板にその片面だけ が吸着・保持されている。シリコンウェーハWは、この 保持板にホースなどを介して外部接続される負圧発生装 置により吸引される。さらに、PCR加工されたウェー ハ面取り部の斜面に形成されたスケール穴S1の深さを レーザ顕微鏡により測定し(第4のスケール穴の深さ測 定) 加工前のスケール穴SIの深さと加工後のスケー ル穴S1の深さとの差から、正確なPCR加工の取り代 を算出する (S112)。

【0025】続く1次研磨工程(8113)では、両面 30 研磨装置または片面研磨装置を使用し、シリコンウェー ハWの表裏両面を1~5μm研磨する。こうして、エッ チング後のシリコンウェーハWの歪みを除去したり、P CR加工で発生したシリコンウェーハWの吸着面のあれ などが除去される。その後の仕上げ研磨工程(S11 4) では、PCR加工時の吸着・保持面が、1μm以下 の研磨量で仕上げ研磨される。その後、最終洗浄(S) 15) および検査が施されて、受注先のデバイスメーカ 一などへ出前される。このように、あらかじめシリコン ウェーハWの面取り部の斜面にスケール穴S 1を形成す 40 る一方、このウェーハ表面部の面取り部付近にスケール 穴S2を形成し、その後、所定のウェーハ加工の前後に おける各スケール穴S1、S2の深さの差をそれぞれ算 出するようにしたので、従来では困難とされたシリコン ウェーハWの面取り部の斜面を含む。シリコンウェーハ ♥の各加工取り代を高精度に管理することができる。

【0026】なお、面取り工程(S102)の前に、あらかじめシリコンウェーハWの面取り部の先端面に、軸線がウェーハ半径方向へ向かったスケール穴S3(図2中の二点鎖線)を形成も、このスケール穴S3を形成す 50

る前後における穴の深さを測定し、その深さの差を求めれば、面取り工程におけるウェーハ半径方向の加工取り代を高精度に管理することもできる。また、あらかじめ加工取り代を予測し、この予測された加工取り代と同じ深さのスケール穴を形成し、スケール穴が消滅した時点で加工を終えれば、スケール穴が存在しない製品を出前することができる。

り測定し(第4のスケール穴の深さ測定)、正確なテー 【00027】とこで、実際に、上記各装置および各測定 プ面取り置を算出する(S110)。図3(a)に示す 機器を用いて、シリコンウェーハWの外園部に形成され ように、加工前のスケール穴S1の深さをh1 加工後 10 たスケール穴S1, S2について、各加工取り代((1)のスケール穴S1の深さをh2とすると、そのラップ置 p ラップ置、(2) テープ面取り置(フッチ部)、(3) PC は (h1-h2) の数式から簡単に求められる。 R加工置)の算出結果を報告する。

#### (1) ラップ置

ラップ前のスケール穴S1の深さ141.1μm.ラップ後のスケール穴S1の深さ140.3μm

(スケール穴S1のラップ量) 141.1-140.3=0.8 $\mu$ m

ラップ前のスケール穴S2の深さ141.1μm.ラップ後のスケール穴S2の深さ140.3μm

(スケール穴\$2のラップ量) 141.1-140. 3=0.8μm

【0028】(2) テープ面取り置

テープ面取り前のスケール穴S1の深さ123.2μ m. テープ面取り後のスケール穴S1の深さ112.5 μm

 $(スケール穴S1のテープ面取り置) 123.2-112.5=10.7 <math>\mu$  m テープ面取り前のスケール穴S2の深さ105.4  $\mu$  m テープ面取り後のスケール穴S2の深さ90.2  $\mu$  m

30 (スケール穴S2のテープ面取り置) 105.4-9 0.2=15.2μm

【0029】(3) PCR加工置

PCR加工前のスケール穴S1の深さ112.5 $\mu$ m、PCR加工後のスケール穴S1の深さ112.4 $\mu$ m (スケール穴S1のPCR加工量) 112.5-112.4=0.1 $\mu$ m

PCR加工前のスケール穴S2の深さ90.2μm、PCR加工後のスケール穴S2の深さ86.5μm (スケール穴S2のPCR加工量) 90.2-86.

 $5 = 3.7 \mu m$ 

このように、スケール穴S1, S2を利用して正確な加工取り代を求めることができる。

[0030]

【発明の効果】との発明によれば、半導体ウェーハに所定の加工を施す前後に、あらかじめ半導体ウェーハの被加工取り代部に形成されたスケール穴の深さを測定し、その加工前後での深さの差から加工取り代を求めるので、従来にあっては困難とされていた半導体ウェーハの加工取り代を高精度に管理することができる。

) 【図面の簡単な説明】

【図1】この発明の一実施例に係る半導体ウェーハの加 工取り代の測定方法を示すプローシートである。

【図2】(a)は、この発明の一実能例に係る半導体ウ ェーハの加工取り代の測定装置に組み込まれたレーザマ ーカーの使用状態を示す断面図である。(り)は、この 発明の一実施例に係る半導体ウェーハの加工取り代の測 定装置に組み込まれたレーザ顕微鏡の使用状態を示す断 面図である。


【図3】(a)は、この発明の一実施例に係る半導体ウ ェーハの加工取り代の測定方法におけるウェーハ表裏面 10 W シリコンウェーハ (半導体ウェーハ)。 部の加工取り代の求め方を示す断面図である。(b) \*

\*は、この発明の一実施例に係る半導体ウェーハの加工取 り代の測定方法におけるウェーハ面取り部の加工取り代 の求め方を示す断面図である。


【図4】従来手段に係る半導体ウェーハの製造方法を示 すフローシートである。

#### 【符号の説明】


- 10 レーザマーカー (スケール穴形成手段).
- 11 レーザ顕微鏡(深さ測定手段)。
- S1、S2, S3 スケール穴、




[図2]



[図3]



[図4]



フロントページの続き

# (72)発明者 池内 隆啓

東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内 Fターム(参考) 3C034 BB93 CA01 CB01 DD01 DD10 3C049 AA02 AC02 BA07 BC02 CA01 CB01 CB03